El futur dels ordinadors: apilament de xips 3D

A * STAR i laboratori de packaging avançat de materials aplicats a Singapur

En poques setmanes, Intel llançarà Ivy Bridge, les primeres peces de 22 nm produïdes en sèrie i, el que és més important, les primeres que utilitzen transistors FinFET 3D de tres portes. Aquestes CPU seran increïblement ràpides i consumiran molt poca energia, però en última instància són només un altre esforç per treure una mica més de vida un material i un procés que aviat impactarà contra una paret. La informàtica continua essent predominantment de fil únic; tirar més transistors i més nuclis a un problema només us portarà fins ara.

Afortunadament, hi ha una altra tecnologia de maduració que hauria de proporcionar una vida molt necessària a la indústria del silici: l’apilament de xips, o per donar el seu nom formal, l’embalatge de xips a nivell d’òstia. L’apilament de xips és exactament el que sembla: agafeu un xip d’ordinador complet (DRAM, per exemple) i el col·loqueu damunt d’un altre xip (una CPU). Com a resultat, ara hi ha dos xips que solien estar centímetres de distància en una placa de circuit menys d’un mil·límetre a part. Això redueix el consum d’energia (la transmissió de dades per cables de coure és un negoci desordenat) i també millora l’amplada de banda en gran quantitat.



Màquina de materials aplicats al laboratori de SingapurViouslybviament, però, no es pot agafar un xip DRAM i copejar-lo a sobre d’una CPU. Els xips s’han de dissenyar tenint en compte l’apilament de xips i es necessita maquinària especialitzada per alinear els encunys i fixar-los. Amb aquesta finalitat, Applied Materials - l’empresa que fabrica totes les màquines que utilitza Intel, TSMC, Samsung, GloFo i qualsevol altre fabricant de semiconductors - i l’Institut de Microelectrònica (IME) d’A * STAR han anunciat l'obertura d'un innovador laboratori d'embalatge de xips 3D a Singapur. Construït amb una inversió combinada de més de 100 milions de dòlars, el Centre d’Excel·lència en Embalatge Avançat compta amb una sala blanca de 14.000 peus quadrats que conté una línia de producció completa de 300 mil·límetres i eines d’envasat 3D exclusives d’A * STAR. El Centre, però, no és una marca comercial: en realitat està dissenyat com a instal·lació perquè altres empreses, com ara TSMC o Samsung, puguin venir a experimentar amb envasos 3D. Per descomptat, pel que fa als materials aplicats, aquesta és una excel·lent manera de demostrar i vendre les seves màquines.



Apilament de xips Bump + RDL + TSV (transpositor a sota)Hi ha tres maneres principals d’apilar xips, que estaran disponibles al nou centre de recerca. La tècnica més bàsica (Bump + RDL) consisteix a apilar dos xips junts i després connectar-los a un xip a la part inferior de la pila; els xips són físicament propers, cosa que suposa un bon pas endavant, però no es poden comunicar directament entre ells. Aquesta tècnica ja s’utilitza en alguns SoC per col·locar DRAM a la part superior de la CPU. La segona tècnica, que també és la més complexa, s’anomena through-silici via (TSV, imatge dreta). Amb TSV, s’incorporen canals verticals de coure a cada troquel, de manera que quan es col·loquen els uns sobre els altres els TSV connecten els xips. Aquesta és la tècnica que utilitzaran IBM i 3M apilar centenars de memòries mor juntes per fer DRAM de super densitat. Fins ara, TSV només s’ha utilitzat realment en els sensors CMOS de la càmera, però l’adopció augmentarà en els propers anys a mesura que maduri la tecnologia.

La tercera tècnica, que no s’apila tècnicament, però que encara es compta com a “embalatge avançat”, utilitza un transpositor de silici (a la imatge superior, a sota dels xips apilats). Un transpositor és efectivament una peça de silici que actua com una 'mini placa base', connectant dos o més xips junts (si recordeu taulell de pa dels vostres dies com a enginyer electrònic en potència, és el mateix, però a una escala molt més petita). L’avantatge d’aquesta tècnica és que podeu obtenir els avantatges d’un cablejat més curt (major ample de banda, menor consum d’energia), però no cal canviar els xips constitutius. S'espera que els transpositors s'utilitzin en les properes targetes gràfiques Nvidia i AMD multi-GPU.



En teoria, gairebé no hi ha límit de quantes matrius es poden apilar d’aquesta manera. Applied Materials, Micron i Samsung han estat discutint la idea d’un DIMM de vuit capes, però en una entrevista, Applied Materials ens diu que haurien de ser possibles més capes. L'única restricció real és la generació i dissipació de calor, que limitarà el nombre de CPU que podeu tenir en una pila, però no hi ha cap raó perquè un SoC sencer: CPU, DRAM, flash NAND, ràdios, IC de gestió d'energia i GPU - no es pot integrar en un sol silici mitjançant un xip. Segons Applied Materials, això permetria que els paquets siguin al voltant d’un 35% més petits, consumeixin un 50% menys d’energia i tinguin un rendiment molt més ràpid, cosa desitjable quan es tracta de telèfons intel·ligents i tauletes. Avançant, és probable que TSV domini qualsevol espai que doni més avantatge a l’eficiència energètica, com ara el mòbil i el servidor.

Avantatges de l’apilament de xips TSV

Finalment, l’apilament de xips òbviament funciona en sinergia amb els FinFET 3D d’Intel, tot i que curiosament no hi ha cap signe de TSV al full de ruta d’Intel, mentre que TSMC ho és tot. Potser el més important que cal recordar és que els nous processos de producció i embalatge triguen a implementar-se: Intel ha trigat deu anys a planificar la producció massiva de FinFET i, de la mateixa manera, l’apilament de xips s’ha presentat com el següent gairebé tan llarg. Applied Materials i el nou laboratori d’embalatge 3D d’IME són definitivament un pas en la direcció correcta, però no espereu que la vostra propera CPU d’escriptori tingui DRAM apilat a sobre; encara portem un parell d’anys com a mínim.



Copyright © Tots Els Drets Reservats | 2007es.com